IMPLEMENTASI PENAPIS DIGITAL LOLOS RENDAH UNTUK PENGOLAHAN SINYAL EEG DENGAN MENGGUNAKAN PRICOBLAZA FPGA

Abstract

Penapis Digital Lolos Rendah adalah rangkaian elektronika digital yang
berfungsi untuk melewatkan sinyal frekuensi yang berada dibawah ambang
frekuensi yang ditentukan. Rangkaian ini digunakan untuk menghilangkan
komponen DC yang terdapat pada sinyal EEG. Picoblaze merupakan sebuah
prosesor yang memiliki 3 buah core yang tertanam di dalam satu chip.
Picoblaze merupakan mikrokontroler 8-bit yang didesain khusus untuk
diimplementasikan pada FPGA Prosesor picoblaze dapat diimplementasikan
dalam sistem yang besar dan mempunyai fleksibilitas yang tinggi dalam
desaib berbasis FPGA. Perancangan Picoblaze yang dapat mengerjakan
pengolahan sinyal EEG diperlukan untuk dapat mempermudah proses
pengolahan berikutnya. Sinyal EEG dilewatkan pada port masukan picoblaze
untuk dianalisa sinyal hasil pada port keluaran picoblaze.. Hasil pengujian
pada sistem FPGA Spartan 3 berjalan dengan baik dengan kebutuhan slice
kurang dari 10 %.